소자 공부 로드맵

소자 공부는 전기적 동작 → 구조 → 공정/재료 → 시스템 연결 순으로 접근하면 이해가 빠릅니다. 이 페이지는 그 순서를 따라가며 핵심 개념을 연결합니다.

1단계: PN 접합과 기본 소자

이 단계의 목표는 “전하 분포가 전기적 특성을 바꾼다”는 감각을 잡는 것입니다.

MOSFET의 성능은 결국 게이트가 채널을 얼마나 잘 제어하느냐에 달려 있습니다.

DRAM은 1T1C 구조를 기반으로 집적도를 끌어올리는 과정이고,
NAND는 3D 적층과 셀 구조 최적화로 용량을 확장합니다.

DRAM 셀 스케일링(8F2→6F2→4F2)

3D 메모리 셀 구조

이 단계의 핵심은 셀 구조 변화가 신뢰성/수율/전력에 어떤 대가를 요구하는지 파악하는 것입니다.

소자 특성은 **재료 물성(유전율/밴드갭)**과 공정 조건(산화막, 금속 게이트, 계면 품질)에 의해 크게 달라집니다.

유전율과 밴드갭 트레이드오프

고유전율(High‑k)은 누설을 줄이고 Vt를 제어하는 데 유리하지만,
재료 선택에 따라 계면 결함/신뢰성 이슈가 발생할 수 있습니다.

최근에는 소자 자체뿐 아니라 칩렛/인터포저/3D 적층 같은 패키징이 성능을 결정합니다.

2.5D/3D 적층 개념

소자 공부는 결국 시스템까지 연결되어야 완성됩니다.
메모리-로직 연결과 패키징 열/신호 무결성까지 생각하는 시각이 중요합니다.